Intel 去年提出了全新的六大戰略支柱，其中封裝(Package)也占據很重要的一個位置。多數人平常更可能更在意 xxnm 工藝，對于封裝知之甚少或者不太在意。

　　事實上，隨著半導體工藝的日益復雜，傳統單芯片封裝已經漸漸不合時宜，性能、功耗、成本越來越不成比例，尤其是對于高性能芯片來說。

　　AMD 剛發布的第三代銳龍以及即將發布的第二代霄龍，就是這種變化的一個典型代表，都用了 chiplet 小芯片設計，將原本一個單獨的大芯片拆分開來，不同模塊做成不同的小芯片，再整合到一起。

　　Intel 也陸續推出了 EMIB 2.5D、Foveros 3D 封裝技術，前者的代表是去年集成了 Vega GPU 核心的 Kaby Lake-G，后者則會在今年底有 Lakefiled，融合 10nm、22nm。

　　昨日，Intel 又公布了三項全新的封裝技術 Co-EMIB、ODI、MDIO，基本原則都是使用***工藝制作不同 IP 模塊，然后借助不同的封裝方式、高帶寬低延遲的通信渠道，整合在一塊芯片上，構成一個異構計算平臺。

　　在現場，Intel 還拿出了幾顆概念性的樣品，可以看出在一塊基板上都有多達 9 個裸片(Die)，且大小、功能各異，整合方式也不一樣。

　　Co-EMIB 簡單說是 EMIB、Foveros 的綜合體，可以將多個 3D Foveros 芯片互連在一起，制造更大的芯片。

　　Intel 介紹的一個示例就包含四個 Foveros 堆棧，每一個都有八個小的計算芯片，通過 TSV 硅通孔與基底裸片相連，同時每個 Foveros 堆棧通過 Co-EMIB 連接兩個相鄰的堆棧，HBM 顯存和收發器也是通過 Co-EMIB 組織在一起。

　　ODI 更注重互連技術，其全程就是“Omni-Directional Interconnect”，Omni-Path 正是 Intel 用在數據中心里的一種高效互連方式。

　　一如其名字中 Directional (方向性)所代表的，ODI 既可以水平互連，也可以垂直互連，而且通孔更大，所以帶寬高于傳統 TSV，電阻和延遲則更低，此外電流還可以直接從封裝基底供給到裸片。

　　它所需要的垂直通孔通道數量也少于傳統 TSV，因此可以減小裸片面積，可容納更多晶體管和更高性能。

　　MDIO 意思是 Multi-Die IO，也就是多裸片輸入輸出，是 AIB (高級互連總線)的進化版，為 EMIB 提供一個標準化的 SiP PHY 級接口，可互連多個 chiplet。

　　針腳帶寬從 2Gbps 提高到 5.4Gbps，IO 電壓從 0.9V 降低至 0.5V，并且號稱比臺積電最近宣布的 LIPNCON 高級的多。