什么是 DDR5?

打開百度百科，你會發現對于 DDR5 的描述十分“簡陋”：“DDR5 是一種計算機內存規格”。這種定義沒問題，卻不具體，下面跟著與非網一起來深入了解一下吧。

DDR5 是第五代 DDR SDRAM的簡稱，DDR SDRAM 是英文 Double Data Rate SDRAM 的縮寫，中文譯為雙倍速率 SDRAM，而 SDRAM 又是 Synchronous Dynamic Random Access Memory 的縮寫，譯為同步動態隨機存取存儲器，同步對象是系統時鐘頻率。因此，組起來講，DDR5 就是第五代雙倍速率同步動態隨機存取存儲器的意思。

圖源：Andy Lock

從字面上也不難發現 DDR5 與 SDRAM 是有血緣關系的，沒錯，準確的說 DDR5 是 SDRAM 的改進版第五代子嗣，而 DDR 的作用除了暫存 CPU 運算數據之外，還肩擔著與硬盤等外部存儲器交換數據的使命，因此不僅需要滿足高速讀寫的要求，還需要擁有無限次讀寫的功能，當然了，無限次是個理論值，受限于材料等因素的影響，其壽命通常為十年以上。

SDRAM 技術發展歷程

在講 SDRAM 發展史之前先普及一個分類概念，從 RAM 說起，RAM（Random Access Memory）即隨機存儲器可分為兩類，一類是動態隨機存儲器（Dynamic RAM，DRAM），另一類是靜態隨機存儲器（Static RAM，SRAM）。由于 DRAM 具有結構簡單、高集成度、低功耗、低制造成本等優點，被大量地應用在計算機內存中。

同樣的，DRAM 又可根據工作原理中是否與系統時鐘同步，分為同步動態隨機存取存儲器 SDRAM 和異步動態隨機存取存儲器 EDO DRAM。

其實，在 EDO DRAM 之前還出現了一種優于 DRAM 的 486 年代“新形式”，現在早已淡出人們的視野，它就是快速頁面模式的動態隨機存取存儲器（Fast Page Mode DRAM，FPM DRAM），配置基本是 30 線 /72 線、5V 電壓、帶寬 32bit、基本速度 60ns 以上，典型時序是 6-3-3-3。

按照邏輯，我下面要說的就是EDO DRAM了。在上世紀九十年代出現的 586 電腦大家還記得不？就是后來被稱為“奔騰”的那個，當時的 8M 內存配備的就是 72 線的 EDO DRAM，屏幕馬賽克是如此地清晰可見。不過它也不是沒有優點，在 FPM DRAM 的對比之下，EDO DRAM 的性能提升了 20%~40%，這得益于它的工作機制，即在輸出一組數據時，同時進行下一組數據的預處理，也就是所謂的預處理機制。

再后來，就有了 SDRAM，對比前面的產品，無論從尺寸還是頻率上，都有了質的飛躍，SDRAM 的歷史從此開啟。截至 2020 年初，SDRAM 大體上經歷了 5 個主流發展階段：SDRAM、DDR、DDR2、DDR3、DDR4、DDR5，而目前市場上大量使用的還是 DDR4，伴隨著少量樣片的面世，DDR5 的最終國際標準還在進一步制定之中。

內存的發展很大程度上是與 CPU 處理器捆綁式進步的，下面我們一代一代來理一下：

• SDRAM

圖源：sohu

隨著英特爾賽揚處理器和 AMD K6 處理器以及相關的主板芯片組的推出，EDO DRAM 的性能已經無法滿足其需求，而得益于輸入輸出信號與系統外頻同步的特性，以及存 64bit 的總線寬度正好和處理器的數據總線寬度對應所產生的便捷性，使得 SDRAM 很快取代了 EDO DRAM。值得一提的是，在這個迭代時期，由于英特爾和 AMD 的頻率之爭，CPU 處理器的外部總線頻率迅速從 100MHz 上升為 133MHz，內存規范也跟著從 PC66 發展到 PC100、PCIII、PC133 以及不太成功的 PC600、PC700 和 PC800。

• DDR

圖源：ssyer

2000 年，在沒有大幅增加生產成本的基礎上（據悉，大概為 1.3 倍左右），DDR SDRAM（以下簡稱“DDR”）的速度是 SDRAM 的 2 倍，也就是雙倍速率 SDRAM，DDR 之名由此得來。而為何 DDR 可以實現雙倍速率呢？這是因為，DDR 采用了 DLL 延時鎖定回路技術和一個數據濾波信號，使 DDR 控制器可進行有效、精確的數據定位。簡單來說就是，DDR 在時鐘的上升沿和下降沿都能夠進行讀數據，因此才能進行雙倍速率工作。此外，由于 DDR 采用了的 SSTL2 標準的 2，5V 電壓，低于 SDRAM 的 LVTTL 標準下的 3.3V 電壓，因此功耗更低。

當然，技術之外，規范先行。這個時期內存規范從 PC133 發展到了支持 266MHz 帶寬的 PC266、DDR333、DDR400 和用于超頻方案的 DDR533 規范。

• DDR2

圖源：pconline

隨著 CPU 處理器前端總線帶寬的不斷提高和高速率局部總線的出現，DDR 的性能成了制約處理器性能的鎖喉技術，因此 2003 年英特爾公布了 DDR2 SDRAM（以下簡稱“DDR2”）的開發計劃。

相比于 DDR，DDR2 的最大亮點是降低了功耗，這得益于工作電壓的降低，即從 2.5V 下降到 1.8V，同時提升了工作頻率。要問提升了多少？DDR2 的工作頻率大概是 DDR 的兩倍，因為 DDR2 的預讀取能力是 4bit，而 DDR 的存預讀取能力是 2bit，也就是 2 倍的關系，這使得 DDR2 突破了 DDR 內存的 400MHz 的限制。其次，DDR2 采用了內外時鐘不同的機制，具體來說內部時鐘是外部時鐘的 1/2，而 DDR 內外是相同的，這也解釋了 DDR2 內存擁有 400、533、667MHz 等不同時鐘頻率，容量密度為 512MB 的原因。最后一點要說的就是 DDR2 舍棄了 TSOP，開啟了內存 FBGA 封裝之門，減少了寄生電容和阻抗匹配問題，增加了穩定性。

• DDR3

圖源：攝圖網

2007 年，JEDEC 協會正式推出 DDR3 SDRAM（以下簡稱“DDR3”）規范，DDR3 開始走向舞臺。

相比于 DDR2，得益于生產工藝的精進，DDR3 的工作電壓從 1.8V 降到 1.5V 和 1.35V（DDR3L），進一步降低了功耗，減少了發熱量，并采用了根據溫度自動自刷新、局部自刷新等功能，在一定程度彌補了 DDR3 延遲時間較長的缺點。同時，DDR3 的速度從 800MHz 起跳，最高可以達到 1600MHz，幾乎是 DDR2 的 2 倍速。這是怎么實現的呢？因為 DDR3 可以在 1 個時鐘周期輸出 8bit 的數據，而 DDR2 是 4bit，因此其單位時間內的數據傳輸量是 DDR2 的 2 倍。此外 DDR3 的預讀取能力為 8bit，是 DDR2 的 2 倍，使得 DDR3 的內核工作頻率僅有外部頻率的 1/8。

• DDR4

圖源：攝圖網

2014 年底，起跳頻率為 2133MHz 的 DDR4 內存產品紛紛上市，這標志著 DDR4 時代的到來，截至今天，DDR4 仍舊占領著市場主流地位。

與 DDR3 相比，功耗方面，DDR4 的工作電壓從 1.5V 降到 1.2V 和 1.05V（DDR4L），這意味著更省電，發熱量更小了。速度方面，從 2133MHz 起跳，最高速度可達 4266MHz，接近 DDR3 的三倍。這是如何達到的呢？首先來講講傳輸機制，DDR4 除了可支持傳統 SE 信號外，還引入了差分信號技術，換句話說，這是進化到了雙向傳輸機制階段；其次，DDR4 采用了點對點的設計，簡化了內存模塊的設計，更容易實現高頻化；最后，DDR4 在采用了三維堆疊封裝技術，增大了單位芯片的容量的同時，還采用了溫度補償自刷新、溫度補償自動刷新和數據總線倒置技術，在降低功耗方面起到了很好的效果。

• DDR5

圖源：AnandTech

英特爾和 AMD 的核戰爭越演愈烈，現在的臺式機開始 6 核起跳，可以預見，馬上內存的性能又將成為新的瓶頸。因此 JEDEC 協會早在 2017 年就開始和各大 SDRAM 廠商協作，著手起草 DDR5 標準，2018 年公布了 DDR5 技術規范草案，2019 年 2 月 19 日，JEDEC 又公布了 LPDDR5 的更新標準，不過至今還未推出正式版本。因此“DDR5 為何遲遲不普及？”的聲音越來越多，這個我會在下面的章節中給大家解釋的。我們現在還是先從技術的角度來看看 DDR5 到底有何不同？

DDR5 有什么技術新特性？

容量更大、速率更高、新功能、新特性的出現是 DDR5 SDRAM（以下簡稱“DDR5”）有別于 DDR4 最明顯的進步。

圖源：美光

表征篇

根據 JEDEC 推出的草案，容量方面，單顆 DDR5 的容量從 8Gb 到 64Gb；速率方面，DDR5 從 3.2Gbps 起跳，到 6.6Gbps，最高可擴展到 8.4Gbps，預取數據能力從 DDR4 的 8n 上升為 16n，突發數據長度變為 16；功耗方面，DDR5 的工作電壓從 DDR4 的 1.2V 降低為 1.1V；此外，功能方面，DDR5 除了沿襲了激活、讀寫、預充電、刷新、自刷新、節電模式、ZQ 校準等基本功能外，還增加了不少新功能，或者說是新特性，這也是本章節中重點想要描述的。話不多說，跟著與非網盤起來：

技術分析篇

[[313796]]

圖源：ssyer

• 命令和地址信號共用 CA 總線

DDR5 是內存技術史上第一次將命令和地址信號合成一條 CA 總線，對比 DDR4 及以前的內存產品中命令和地址信號管腳的各自獨立特性，DDR5 的解析方式有很大的區別。具體來說，DDR4 及以前的內存產品在工作時，在片選信號有效的前提下，上升沿來臨時，DRAM 命令接收器將采樣所有命令信號，來解析當前的命令，并根據需要采樣地址信號來獲取地址信息，這意味著所有操作可以在一個時鐘周期完成。而 DDR5 由于采用了 CA 總線，很多命令需要兩個時鐘周期才能完成，及在第一個上升沿來臨之時，先采樣 CA 信號來解析命令，再在第二個上升沿來臨之時，采樣另一個 CA 信號來解析地址。

從表面上看，似乎這波操作是增加了解析的復雜性，說實在的，這也算是無奈之舉。由于容量和速率的提高，地址信號數量也會增加，這個不難理解，就像工人多了，總要多提供幾個宿舍一樣。當然，還不止于此，你還要給工人提供更多的生活保障，映射到內存中來，考慮到高速傳輸的要求，DDR5 的內存模組中金手指的數量也會跟著 VDD 管腳的增加而增多，來滿足最短電流返回路徑的要求。大家試想一下，金手指一增多，是不是尺寸就要增加？這又違背了電子產品小型化的趨勢定理，因此無奈之下選擇了 CA 總線。于是原來的 300 多個金手指管腳需求一下所見到了 14 個 CA 管腳，從此就可以很任性地與 DDR4 保持管腳數量和焊球數一致了。

• 2N 模式

什么是 2N 模式？不要想復雜了，其實就是為了匹配上面所說的需要連續兩個周期才能完成的命令輸入方式，因此采用 2N 模式控制位來確定具體的 CA 總線采樣間隔。

• 增加判決反饋均衡器 DFE

為何要在 DQ 接收器中引入判決反饋均衡器 DFE？我們要牢記，只有出了問題才會要去解決問題，而在解決問題的過程中往往需要做一些增加、減少的變動。這里也不例外，當數據速率超過 3.2Gbps 后，碼間串擾 ISI 就會加劇，信噪比的降低可能會導致 DRAM 焊球處的眼圖完全閉合。而 DDR5 的最高數據速率可達 8.4Gbps，因此必須采取某種手段來解決這個問題，目前采用的方式就是增加某種均衡器來改善該眼圖，比如 DDR5 規范草案中提出的由 1 個增益放大器、1 個 DFE 加法器、4 個 DQ slicer 和 1 個參數乘法器構成的四抽頭 DFE。

• 低功耗

功耗一直是內存的性能重點，誰想要花錢買一個“熱得快”啊。對于 DDR5 來說，它沿襲了很多 LPDDR4 的特性，比如將模式寄存器擴展到 256 個，增加模式寄存器讀命令 MRR 和多用途命令 MPC，從而實現接口初始化、訓練（劃重點：讀訓練、讀先導訓練、CA 訓練、片選訓練、寫訓練 和 VrefCA 訓練）、周期性校準等功能。

• 環回模式

同樣是高速率惹的禍，才促使了環回模式的誕生，那為何不在功耗之前講呢？這是由于環回模式主要應用于測試中，用來測試誤碼率，從而來判別接收器的性能好壞。學過軟件的小伙伴都知道我們通常采用寫 ->讀的方式來測試接收器，但當速率高達 8.4Gbps 時，DRAM 內部的空間就會不夠用，測試時間也會拉的很長。為了提高測試穩定性和測試效率，技術人員提出了一種環回模式，即允許 DDR5 將內存控制器或測試設備的驅動器發來的測試數據直接返回給其接收器，省去了單獨讀寫的命令。但所有事情都是要付出代價的，增加 LBDQS（單端 DQS 信號）、LBDQ（DQ 信號）管腳和模式寄存器就是 DDR5 所需要付出的，前者用于環回模式下將接收到的數據返回到對端，后者用于控制將 DDR5 對應管腳收到的數據返回到發送端。

• 其他

介于篇幅的原因，此處沒有將 DDR5 所有的新技術特性都列出來，比如片內 ECC、寫模式命 令、DQS 內部振蕩器等。若小伙伴們感興趣，可在文末留言，或者自行查詢 JEDEC 規范草案。

DDR5 現況與 DRAM 行情

圖源：美光

首先來回答一下“DDR5 為何遲遲未普及？”這個問題，說實在話，這個問題可能更多的是由等待更新換代的用戶提出來的，因為他們正在為等新一代 DDR5 還是入手成熟的 DDR4 而憂愁。但是從內存的平均生命周期角度來看，目前這種樣片測試成功、量產指日可待還是符合正常推陳出新的規律的。畢竟，建立一條完整的生產線價格不菲，有哪一家 SDRAM 廠家會在沒有措不及防的內存戰的情況下提前選擇建造、啟用新的生產線呢？那都是錢啊，如同摩爾定律的內推力量一樣，資本家們可是會把每一代產品中的利潤最大化后才會收手進入下一關卡的，因此跟著主核走才是最明智的。

其次，我們從市場總量的角度來看 DRAM 的行情，在內存市場跌跌不休一年之后，2019 年 3 季度似乎出現了拐點。根據集邦科技旗下的半導體研究中心 DRAMxchange 的 Q3 季度報告顯示，雖然內存價格還在下滑，Q3 季度環比依然跌了將近 20%，但是內存產值達到了 154.5 億美元，環比增長了 4.1%。這給我們傳達了兩方面的消息，一方面由于市場供給量大，推動價格不斷走低；另一方面也說明了除了中美貿易戰帶來的加大備貨以外，智能手機、服務器市場對內存的需求在加大。

圖源：TrendForce

而在 2019 年 12 月份以來，由于終端 ODM/OEM 廠、手機廠、系統廠的庫存水位下降，買房開始擴大采購量，DRAM 價格出現了反彈回升的態勢。據悉，目前 8Gb DDR4 標準版 DRAM 現貨價已漲至 3.5 美元左右，1 月以來漲幅超過 10％，而 4Gb DDR4 標準版 DRAM 現貨價漲至 2 美元以上，1 月以來漲幅已達 17％左右。

另就DDR5 市場占有率方面，SK Hynix 預測，DDR5 模塊的銷量將在 2020 年占 RAM 市場的 25%，2021 年占 44%。但也有分析師表示盡管市面上已經有部分 DDR5 RDIMM 樣品，但大規模使用將要到 2022 年底和 2023 年初才能實現。

[[313797]]

圖源：攝圖網

最后，我們從市場分布的角度來看，制造商主要有三星、SK 海力士、美光以及中國臺灣的南亞科技、華邦電子、力晶科技，中國大陸板塊相對落后，不過隨著第一座 300 毫米晶圓廠在合肥的建成和投產，長鑫存儲將生產國產第一代 10nm 工藝級 8Gb DDR4 內存芯片，從此中國大陸即將告別無 DRAM 內存廠的時代，該晶圓廠每月產量為 20000 晶圓，到 2020 年第二季度產量將提升到 40000 晶圓 / 月，大概能占到全球內存產能的 3%。

從內存設計市場來看，中國也在 DDR4 時代有了質的飛躍，科創板上市的瀾起科技的 DDR4 全緩沖“1+9”架構，最終被 JEDEC 國際標準采納。同時，在 DDR5 即將到來之際，瀾起科技在布局研發 DDR5 存接口芯片方面也有所建樹，據其內部消息稱，其新一代產品能夠有效支持 DDR5 的高速、低功耗等要求，預計在三年內完成第一代 DDR5 內存接口芯片的研發和產業化。

寫在最后

說了這么多，作為一名硬件工程師，還是從系統的角度來談談對 DDR5 到來的幾點想法吧。對于大多數硬件設計人員來講，大家近幾年一直在使用 DDR4，因此對于 DDR 的更新換代，免不了有些焦慮，比如 DDR5 的配套系統升級器件的選型、串行鏈路濾波技術的升級、系統原型的構建與仿真、系統成本的壓力等等。不過，我相信我的戰友們，他們可以像人肉均衡器一樣，在這些關鍵節點上做出最恰當的選擇，然后繼續前進。

Ps：多說一句，疫情當前，我輩更需努力，用團結與智慧，在 DDR5 到來之時，走出一條“中國內存之路”。