[[247877]]

照片來源：臺積電

硅金礦：與GlobalFoundries不同，臺積電認(rèn)為遵循摩爾定律有利可圖。 

近年來，繼續(xù)縮小晶體管的特征尺寸變得更加昂貴和棘手，以至于只有四家邏輯芯片制造商——GlobalFoundries、英特爾、三星和臺積電——計劃繼續(xù)投入數(shù)十億美元進(jìn)行更小尺寸晶體管的研發(fā)。如今，這些公司的數(shù)量已經(jīng)減少，剩下的公司的時間表也在向后調(diào)整。但是，不要認(rèn)為摩爾定律已經(jīng)全面終結(jié)。如果你不缺錢，你現(xiàn)在可能手里有至少兩部智能手機(jī)，它們就是摩爾定律尚有勢力范圍的證據(jù)。而且，在沒有縮小晶體管的情況下提高性能的新方法似乎即將出現(xiàn)。

壞的

今年8月，GlobalFoundries宣布停止前沿芯片制造工藝的開發(fā)。該公司曾計劃轉(zhuǎn)移到7納米節(jié)點，然后開始使用極端紫外光刻技術(shù)（EUV）來降低這一工藝的成本。實現(xiàn)7納米節(jié)點之后，它將會開發(fā)出更先進(jìn)的光刻技術(shù)，去實現(xiàn)5納米和3納米節(jié)點。盡管在位于紐約州馬爾他的Fab 8工廠安裝了兩臺EUV機(jī)器，但所有這些計劃現(xiàn)在都無限期擱置，公司甚至可能將EUV系統(tǒng)賣回給它們的制造商ASML Holding。

GlobalFoundries首席技術(shù)官Gary Patton表示：“我們都盯著這些數(shù)字，很明顯，對于那些前沿的產(chǎn)品來說，投資回報持續(xù)降低。”最終，公司高管選擇了利潤率。

GlobalFoundries并不是唯一一家在新工藝的研發(fā)上苦苦掙扎的公司。英特爾今年早些時候透露，它將10納米工藝的量產(chǎn)時間推遲到了2019年。（英特爾的10納米工藝被認(rèn)為大致相當(dāng)于其他公司的7納米工藝。）這讓該公司兩個制造節(jié)點之間的時間間隔拉長到了5年。

好的

不過，對于臺積電來說，向7納米技術(shù)的轉(zhuǎn)移顯然進(jìn)展順利。在今年9月份的一次活動中，蘋果高管表示，新款iPhone Xs和Xs Max將是首款采用7納米制造技術(shù)制造的處理器的智能手機(jī)。幾周前，華為推出了自己的7納米智能手機(jī)處理器，該款處理器將在iphone上市幾周后隨著華為新款手機(jī)的上市而正式亮相。而臺積電是真正的贏家：它為這兩家公司生產(chǎn)芯片。

臺積電4月份開始批量生產(chǎn)7納米芯片，并看好其進(jìn)一步推進(jìn)的計劃。臺積電主席Mark Liu 在9月份對2018年臺灣國際半導(dǎo)體展覽會的與會者表示，“尺寸將繼續(xù)縮小到3納米和2納米。” 與此同時，競爭對手三星正在向今年晚些時候或2019年初商業(yè)量產(chǎn)7納米芯片推進(jìn)。

當(dāng)然，并不是所有的競爭都圍繞著7納米工藝。采用非前沿技術(shù)的晶圓廠正在擴(kuò)張，新的晶圓廠正在建設(shè)中。根據(jù)行業(yè)協(xié)會SEMI發(fā)布的《世界晶圓廠預(yù)測報告》（ World Fab Forecast Report），在2018年，芯片制造設(shè)備的支出將增長14%，達(dá)到628億美元，晶圓廠建設(shè)的投資將達(dá)到170億美元，超過過去四年的增長。

另辟蹊徑的

但真有誰需要晶體管縮小嗎？除了努力爬上摩爾定律的階梯之外，還有其他用以獲得更好的性能的方法。

DARPA的電子復(fù)興計劃資助了一個耗資6100萬美元的項目，該項目計劃通過利用單片3D集成技術(shù)，使得以用了數(shù)十年之久的舊制造工藝制造出來的芯片能與以目前最先進(jìn)的技術(shù)所制造出來的芯片相媲美。該項目以位于明尼蘇達(dá)州布盧明頓的90納米硅工廠SkyWater Technology Foundry為中心。該技術(shù)基于一種將碳納米管晶體管和電阻RAM存儲器構(gòu)建在普通CMOS邏輯芯片之上的工藝。“如果一切都按計劃進(jìn)行，將標(biāo)準(zhǔn)重新設(shè)回90納米，那么我們就能持續(xù)擴(kuò)大生產(chǎn)規(guī)模。” SkyWater總裁Tom Sonderman說。

另一個解決方案來自總部位于硅谷的Atomera。該公司開發(fā)出了一種技術(shù)，可以提高晶體管的速度，減少同一芯片上器件之間的可變性，并通過使這些器件保持“年輕”狀態(tài)來提高這些器件的可靠性。它涉及到在晶體管硅的表面下面埋下原子般薄的氧層。Atomera預(yù)計這種名為Mears Silicon Technology（MST）的方法能給芯片設(shè)計者一個機(jī)會，讓他們在不需要縮減晶體管體積的情況下改進(jìn)系統(tǒng)。該公司總裁兼首席執(zhí)行官Scott Bibaud說：“它可以用于所有不同的工藝節(jié)點——從傳統(tǒng)的模擬到現(xiàn)在仍處于開發(fā)階段的節(jié)點。”