本文轉自雷鋒網，如需轉載請至雷鋒網官網申請授權。

優化功耗、性能和面積（PPA）一直是芯片設計中的三個重要目標。但即使是最好的設備和經驗最豐富的工程團隊也無法保證優化結果的穩定性。

優化PPA的過程正受到越來越多因素的制約：應用、IP和其他組件的可用性不同，工程師對不同工具和方法的熟悉程度也不盡相同。例如，同樣的設計目標既可以用更大的處理器實現更高性能，也可以用更小、更專業的處理元件更緊密的結合軟件來實現。因此，即使在相同領域和相同的功率設計目標下，也會有許多不同的方法可以實現相同的目標。并且方案優劣的評價標準也是因領域和供應商的具體需求而異的。

另外，由于對芯片安全性的需求不斷增加，優化過程變得愈加復雜。根據設備使用場景的重要性，其安全需求也各不相同。安全級別的高低會影響芯片功率和性能的設計，進一步影響IC制造成本、上市時間、交貨時間和供應商的競爭力。

為了縷清這些因素，EDA供應商開始尋求人工智能和機器學習技術的幫助。芯片供應商們正致力于將各種AI功能集成到工具流中。根據麻省理工學院和德克薩斯大學奧斯汀分校的研究人員的論文，迄今為止該領域研究成果喜人。研究人員表示，使用了深度強化學習算法的設備在某些任務上的表現已經超過了人類。

在六個小時的實驗中，研究人員通過對比使用強化學習的圖卷積神經網絡方法、傳統的黑盒優化方法（貝葉斯優化、進化算法）、隨機搜索方法、具有五年經驗的設計師這四者的成果得到結論：帶有遷移學習的強化學習方法可以取得更好的效果。換言之，基于人工智能的工具可以使晶體管設計更加高效。

如今，包括谷歌、英偉達、新思科技、Cadence、三星和西門子在內的許多公司都已經有在芯片設計中使用人工智能的計劃，其中部分公司甚至已經在生產中進行這種嘗試。

人工智能如何改變芯片設計格局？

直到今天，人們在設計芯片的過程中仍然在使用各種設計工具進行電路、邏輯門、布線、布局的仿真和驗證。這么做是為了最大限度的減少可能的錯誤并且節約時間和成本，但這個過程相當乏味且耗時。

圖 1：半導體設計流程中的各個步驟。 資料來源：eInfochips

設計芯片的流程有很多步驟：一般從確定芯片的規格和架構開始，然后遵循上面流程圖中的各個步驟。在設計完成后，設計文件（GDS II）將會被發送給工廠。

當摩爾定律有效時，這個流程只需要根據實際情況進行微調即可。但隨著制程紅利正在消失，FinFET時代到來。由于先進制程研發成本的增高，芯片制造商們不得不開始尋找新的方法來實現PPA的優化。這種新變化顯著增加了芯片設計流程的復雜程度，并使得按期交付芯片愈加困難。

“設計一個28nm芯片的平均成本僅為4000萬美元，”IBS首席執行官Handel Jones說，“但現在設計一個7nm芯片的成本是2.17億美元，設計一個5nm芯片的成本則是4.16億美元，設計一個3nm芯片的成本甚至達到了5.9億美元。”

 隨著芯片的迭代，晶體管數量已經從幾千個增加到了數十億個。這使得芯片上晶體管排布設計的異構性越來越高，并且它們通常都會采用某種先進封裝工藝。與之前只需要考慮如何將更多的晶體管排列在同一空間不同，現在芯片設計中還需要考慮到功率密度、熱預算需求、各種類型的機械和電氣應力、鄰近效應以及工作環境等復雜因素。這使得設計過程耗時大大增加，同時也堆高了設計成本。更糟糕的是，芯片制造商間的持續競爭迫使他們必須在更短時間內實現芯片的迭代，否則就會在競爭中處于劣勢。這導致了芯片制造商沒有試錯機會：一次設計失誤就代表著巨額損失。

人工智能如何提高芯片開發效率？

將人工智能引入到芯片設計的流程中有利于減少流程復雜性、減少錯誤并縮短開發周期。

例如，在芯片設計中布線過程的90%已經實現了自動化，僅需要一位經驗豐富的設計師完成最后10%的工作即可。人工智能的參與可以將這最后10%的時間進一步縮短。

圖 2：人工智能的作用越來越大。 資料來源：寒武紀人工智能研究

“這一切都是為了效率，”Rambus的研究員Steven Woo說，“本質上不論是人類設計師還是人工智能，其目的都是為了實現芯片優化，但人工智能顯然在這一過程中更有效率。我們會對算法模型進行預訓練以讓其更好的工作。由于引入了強化學習算法，隨著時間推移基于人工智能的設計工具會變得越來越強大。假以時日它將能夠向設計人員提供幾乎無錯誤的解決方案，這種方案優化PPA的效率會比傳統方案要高得多。此外，同樣由于效率的原因，芯片之間數據交換的速度也非常重要，因為AI需要快速訪問大量數據。”

許多人都支持Steven Woo的這一觀點。西門子IC設計部門工程總監約翰.史納比表示：“人工智能將使得芯片設計流程進一步自動化，尤其是在芯片布局的設計過程中。實踐已經證明，在模擬電路中采用機器學習方案可以提高生產力。在布局設計上，AI可以用于生成FinFET節點中的最佳器件布局建議，以最大程度的減少互連寄生效應。當芯片設計涉及加速度計和陀螺儀等微機電系統時，AI能夠參與參數化的設計流程，以與人類合作設計IC和MEMS器件。這將使得設計人員能夠更快完成MEMS、IC的軟硬件集成，使設計工作變得更加輕松。”

人工智能如何學習？

AI“智能”的基礎是它可以在短時間內進行大量的識別和匹配工作，但遺憾的是AI并不能像人類一樣“學習”知識。事實上，人工智能獲取知識的方式和人類有著本質的不同。一般來講，在算法應用之前需要將包含了大量數據的訓練集或輸入到算法初始模型中進行訓練。在經過長時間訓練之后，算法才能算得上擁有了“智能”。

（編者注：AI的“智能”來自于其在數據集中進行大量嘗試和策略調整而得到的不同情況下的最優解。在實際生產遇到的新場景中AI將這些最優解策略與實際情況進行匹配，從而得出相對實際場景最優的答案。這里舉個例子來解釋人工智能學習和人類學習過程的不同：人類可以在課堂上記住“1+1=2”的結論，并將其應用到“一個蘋果旁邊擺上另一個蘋果”的場景中，從而得到“這里有兩個蘋果”的結論。而人工智能的學習過程則更像猩猩：通過兩次將單個蘋果擺在面前數出兩個蘋果，并將這一過程重復成千上萬次。猩猩就可以在下一次面對“一個香蕉旁邊擺著另一個香蕉”的場景時，得到“面前有兩個香蕉”的結論。）

此外，人工智能還可利用強化學習方法（RL）來指導訓練結果。RL是一種機器學習技術，可以為AI的學習過程加入獎懲機制。

在一個引入了獎懲機制模型的人工智能算法中，AI的學習總是從初始狀態開始，并會輸出一些隨機結果。然后設計師會對該結果做出判斷，當該結果被接受時，將視為對模型進行了“獎勵”，模型會繼續向著這個趨勢進行優化。相反的，當該結果被設計師拒絕時，將視為對該模型的“懲罰”。模型會調整策略方向。無論是設計師拒絕還是接受該結果，算法模型都會進入在調整后進行下一次迭代，并輸出新的結果以讓設計師接受或拒絕。因此隨著RL學習過程的持續進行，人工智能算法將會變得越來越完善。

西門子工業軟件高級副總裁兼總經理Ravi Subramanian為機器學習進一步做了解釋：“機器學習是人工智能的一個子集，指的是機器無需外部編程實現自我進化的過程。傳統設備的運行規則遵循計算機語言中if-then-else語句的‘二極管’邏輯和線性順序。但機器學習方法能夠使設備不斷從自身采集到的數據中獲得反饋，從而指導設備下一步的行動。”

Subramanian表示，要讓AI進行學習，需要三個前提條件：

其一是需要一個數據集，即一個包含了大量數據的庫。數據可以是RTLIP、GDSII、C語言或SPICE表格等多種形式。（編者注：數據集就是人工智能算法的初始輸入，將數據集輸入算法相當于給AI“例題”進行學習）

其二是需要一個算法模型。這個模型使得AI系統能夠完成觀測、學習、反饋等任務。基于這個前提使用了人工智能算法的設備才能根據每一次結果的輸出動態調節自身策略，而不是和傳統設備一樣僅根據輸入的程序運行。

其三是需要一個目標函數。并且設計一個圍繞著這個目標函數的獎懲機制，以完成強化學習過程。（編者注：目標函數是指一個規定“最優解”定義的函數。每次訓練完成后，將會通過該函數輸出一個返回值，一般稱作τ，可以看做是算法每次“考試”后的分數。設計人員將會根據τ值與目標函數期望值的差距來決定對算法模型的獎懲）

“人工智能本身并不會做決定”，他解釋說，“谷歌人工智能研究負責人Francois Chollet的說法很準確，他將人工智能定義為系統對數據進行分析后應用在陌生場景中的能力。”

汽車可以通過衡量每加侖油能行駛的里程或者每次充電后的最大行駛里程來衡量其續航優劣。但人工智能系統不同，每個人工智能系統的設計都是獨一無二的，設計系統的工具也是各不相同的。但整個芯片行業都報告基于人工智能的芯片設計工具提高了生產力。

例如，谷歌將人工智能應用于芯片布圖規劃，并發現他們可以在不到六個小時的時間里完成從前工程師動輒需要數月的工作。無論是人類還是人工智能，兩者都可以通過PPA優化得到滿足制造標準的芯片設計結果，但在生產流程中引入了人工智能的企業生產效率顯然更高。

“將人工智能應用于芯片設計過程肯定會提高芯片性能，”Cadence 數字與簽核集團產品管理組總監 Rod Metcalfe 說。“例如，在設計過程中使用了人工智能的5nm移動CPU可以提高14%的性能，7%的耗散功率和5%的晶體管密度，這對于芯片設計很重要。”

這些改進在其他應用中也得到了體現。Synopsys 人工智能解決方案高級總監 Stelios Diamantidis 表示：“使用基于 AI 的設計技術，我們的客戶表示他們能夠與傳統設計方法相比降低25%的功耗，這種提升是驚人的。”

AI在芯片設計領域的未來

對大多數人而言，難以想象將10億個晶體管集成到一顆芯片中。但根據2021年6月新思科技的報告，他們已經制造出了一種含有1.2萬億個晶體管、400000個AI內核，面積為46225mm2的芯片。這是使用傳統工具的人類設計師無論如何也達不到的技術高度。

Cambrian AI Research 創始人兼首席分析師 Karl Freund 表示：“在芯片設計流程中引入人工智能來提高效率現在已是大勢所趨，至少對主要芯片供應商而言是這樣的。像Synopsys DSO.AI這樣的系統正在為公司節省時間和金錢，并生產出功耗更低、性能更高、面積更小的芯片。現在，業界正將注意力轉向優化物理設計之外的下一步，例如系統、軟件算法的優化和設計驗證。整個行業都在從這些創新中受益，消費者也將能用到性能更強勁，功耗更低，更便宜的芯片。”

所有主要的EDA公司都在致力于將AI功能加入到他們的芯片設計流程中。并且，人工智能不僅可以幫助他們將更多東西塞進更小的空間里，還可以幫助他們將更多東西塞進更大的空間里。

圖 3：Cerebras 的晶圓尺寸芯片。 資料來源：大腦系統

Cerebras Systems 的第二代芯片采用7nm工藝開發，包含2.6萬億個晶體管和 850,000 個 AI內核。這是目前世界上由人工智能設計的最大的芯片，它和一個盤子的大小相當。相比之下，世界上最大的GPU也僅有540億個晶體管。Cerebras 的芯片有40 GB片上內存來支持 AI 計算。要設計這種體量的芯片，必須使用基于人工智能技術的芯片設計工具。

未來，在PPA問題之外，人工智能還可以在集成芯片安全性等領域提供幫助。

西門子的Subramanian指出，人工智能已經在至少四個領域得到了應用：1、創建一種設計和驗證IC的新方法；2、減少設計過程中的錯誤并既減少設計時間；3、構建一個基于機器學習原理的新計算架構；4、構建基于人工智能算法的芯片。

結論

當問題能夠被人工智能理解的方式明確定義時，人工智能在設計中的效果最好。（編者注：即需要將實際生產中的種種情況準確的轉化為目標函數的一部分。）因此，IC設計者必須先考慮是否存在與人工智能適應、學習、概括能力相關的問題，設計好目標函數。這樣人工智能才能夠準確的將這些知識/規則運用到不熟悉的場景中。

“了解是否存在非常適合人工智能的問題是第一步，也是最重要的一步，” Subramanian說，“這也可能是有人工智能參與的芯片設計流程中最關鍵的一環。”

到目前為止，已經有很多領域顯示出人工智能的優勢，并且無疑未來人工智能會在更多領域中顯現出這種優勢。

曾經人們對于AI可能會曇花一現的顧慮已經消失。如今站在面向未來的交叉路口上，人們正憧憬的眺望。一個新問題此時在人們的腦中回蕩：“人工智能還能夠做什么？”這個問題的答案或許就是交叉路口上應該豎起的路標。